최정민 PL 핀펫 높이·컨택 폭 축소로 정전용량 최소화…대한민국 엔지니어상 수상

4나노 초저전력 공정, HBM4 베이스다이에 전격 적용…속도⋅전력 효율 대폭 향상

대한민국 엔지니어상을 수상한 최정민 삼성전자 PL. [사진=삼성전자]

[디지털데일리 배태용기자] 삼성전자가 핀펫(FinFET) 기반의 4나노 초저전력 반도체 공정 기술을 완성하며 고대역폭메모리(HBM) 및 인공지능(AI) 반도체 시장에서 파운드리 주도권을 가파르게 끌어올리고 있다. 핵심 선단 공정 가동률이 사실상 생산능력 최대치(풀캐파) 수준으로 회복되면서 파운드리 사업부의 수익성 개선에도 청신호가 켜졌다는 평가다.

23일 삼성전자는 자사 반도체 뉴스룸을 통해 과학기술정보통신부 주최 '대한민국 엔지니어상'을 수상한 파운드리사업부 최정민 PL의 인터뷰를 공개하고 초저전력 공정 기술 성과와 파운드리 경쟁력을 조명했다.

2001년 삼성전자 메모리사업부에 입사해 올해 26년 차를 맞은 최 PL은 45나노부터 4나노에 이르기까지 다양한 양산 현장을 거친 베테랑 엔지니어다. 현재 FEOL(Front-End of the Line) 모듈 리더로서 저전력·고성능 공정 기술의 최전선을 이끌고 있다.

최 PL은 반도체 전력 소모가 전하 저장량(Capacitance, 정전용량)에 비례한다는 점에 착안해 연구를 진행했다. 3차원 구조 트랜지스터(FinFET)의 높이를 낮추고 소자 내 컨택(Contact) 폭을 줄여 정전용량을 낮추는 방식으로, 불필요한 전력 소모를 줄이면서도 성능을 극대화한 4나노 초저전력 공정 개발을 주도해 지난 3월 상을 받았다.

이 공정 기술은 삼성전자가 세계 최초로 양산 출하한 6세대 고대역폭메모리인 HBM4 베이스다이(로직다이)에 전격 도입됐다. HBM 베이스다이는 적층된 D램을 그래픽처리장치(GPU) 및 AI 가속기와 연결해 데이터와 전원, 제어 신호를 관리하는 핵심 칩이다.

최 PL은 "4나노 초저전력 공정 기술을 선제적으로 도입해 HBM4 베이스다이 개발 및 양산화에 기여했다"라며 "4나노 초저전력 고성능 기술을 통해 데이터 처리 속도를 높일 수 있었다"라고 설명했다.

개발 과정에서의 어려움과 이를 극복한 노하우도 전했다. 최 PL은 "초기 개발 단계에서 수차례 실험을 시도했지만 원하는 결과가 나오지 않았을 때 '항상 문제는 기본적인 것에서 있다'는 의심으로 압력, 온도, 설비 파워, 가스 유량 등 기본 요소들을 점검해 해결의 실마리를 찾았다"라며 팀원들과의 협업의 중요성을 강조했다.

이 같은 기술 격차 확보에 힘입어 최근 삼성전자 파운드리사업부의 4나노 라인은 사실상 풀가동 체제에 돌입한 것으로 파악됐다. HBM4 및 HBM4E의 핵심 로직 다이를 자체 4나노 공정으로 직접 제조·양산하며 기술적 완성도를 증명한 점이 가동률 상승을 이끈 주된 동력으로 꼽힌다.

글로벌 AI 시장의 무게중심이 학습에서 추론으로 이동하면서 빅테크들의 맞춤형 AI 칩(ASIC) 수주 물량도 잇따르고 있다. 지난 3월 열린 GTC 2026에서 젠슨 황 엔비디아 CEO는 베라 루빈 플랫폼에 탑재되는 '그록 3 LPU'가 삼성전자의 4나노 공정을 통해 생산되고 있다고 공식 발표하며 기술 신뢰도를 입증한 바 있다.

최 PL은 "AI 시대를 이끄는 핵심에는 반도체 공정 기술이 있다고 생각하며 큰 자부심을 느낀다"라며 "삼성전자 반도체 엔지니어들은 대한민국의 AI 경쟁력을 높이고 인류의 더 나은 미래를 만드는 의미 있는 일을 하고 있다"라고 밝혔다.