IBM이 1나노미터 이하(sub-1 nm) 공정을 적용한 세계 최초 반도체를 공개했다. [사진=IBM]

[디지털데일리 이상일기자] IBM이 1나노미터 이하 공정을 적용한 반도체 기술을 공개했다. 0.7나노미터(7옹스트롬) 노드 기반의 새로운 트랜지스터 구조다. 반도체 미세 공정이 물리적 한계에 근접한 상황에서 나온 기술이다.

이번 칩은 손톱 크기 면적에 트랜지스터 약 1000억개를 집적했다. 2021년 발표된 2나노미터 칩보다 집적도가 두 배 수준이다. IBM은 3차원 적층 구조인 '나노스택(nanostack)'을 핵심 기술로 적용했다.

IBM에 따르면 이번 칩은 자사 2나노미터 공정 칩보다 성능이 최대 50% 높거나 에너지 효율이 최대 70% 높을 것으로 예상된다. 생성형 인공지능(AI), 클라우드 인프라 등 분야에서 연산 성능을 끌어올릴 수 있는 기반이 될 것으로 전망된다.

제이 감베타 IBM 리서치 총괄사장은 "이번 기술은 나노미터 단위를 넘어 원자 규모로 확장되는 컴퓨팅의 전환점을 보여준다"고 말했다. 그는 "나노스택은 단순히 트랜지스터를 더 작게 만드는 데 그치지 않고, 칩을 구축하는 방식을 새롭게 정의한다"고 설명했다.

나노스택은 트랜지스터를 수직으로 적층하고 어긋나게 배치하는 방식이다. 3차원 순차 적층 공정으로 동일 면적에 더 많은 트랜지스터를 구현한다. 각 적층 층마다 다른 소재를 적용해 개별 소자 성능과 전력 효율을 따로 최적화할 수 있다.

IBM은 이 구조를 CMOS 집적 공정과 듀얼 채널 엔지니어링, CMOS 인버터 동작 검증을 통해 실험적으로 확인했다. 국제학회 VLSI 2026에서는 나노스택 기반 설계가 정적 랜덤 액세스 메모리(SRAM)에서 약 40% 추가 집적도 향상을 구현한다는 연구가 발표됐다.

IBM은 나노스택 기술로 로직 공정이 처음으로 1나노미터 이하 노드로 확장될 수 있다고 설명했다. 향후 최소 10년 이상 반도체 미세화가 이어질 것으로 전망했다.

IBM과 협력사는 미국 뉴욕 올버니 반도체 연구시설에서 이번 연구를 수행했다. 이 시설에는 향후 고개구율 극자외선(High NA EUV) 노광 장비가 도입될 예정이다. 네덜란드 ASML이 개발한 이 장비는 회로를 초정밀로 구현할 수 있게 한다. IBM은 램리서치, 도쿄일렉트론, 스크린 세미컨덕터 솔루션즈 등과 함께 관련 공정과 장비를 공동 개발했다.

IBM은 최근 양자 반도체 전문 파운드리 기업 '앤더론(Anderon)' 설립 계획도 발표했다. 양자컴퓨팅과 반도체 기술 역량을 기반으로 미국의 양자 웨이퍼 생산 역할을 지원하는 것이 목표다.

IBM은 1나노미터 이하 공정에서 나노스택 기술이 가장 먼저 적용될 것으로 보고 있다. 상용화 가능 시점은 이르면 5년 내로 전망했다.