반도체

[컴퓨텍스 2026] 삼성전자, HBM5 시제품 첫 전시…송재혁 "HPB·2나노 베이스 다이 준비"

타이베이(대만)=고성현 기자

송재혁 삼성전자 DS부문 최고기술책임자(CTO) 사장이 2일 대만 타이베이 컴퓨텍스 현장의 삼성디스플레이 부스에서 HBM5 등 주요 반도체 솔루션 제품을 소개하고 있다

[타이베이(대만)=디지털데일리 고성현기자] 삼성전자가 차세대 고대역폭메모리(HBM) 경쟁의 막을 올렸다. 7세대인 HBM4E 샘플을 출하한 데 이어 이를 넘어선 차기작인 HBM5 시제품을 대만 '컴퓨텍스 타이베이 2026' 현장에 공개하면서다.

송재혁 삼성전자 최고기술책임자(CTO)는 2일 대만 타이베이 난강홀 삼성디스플레이 부스에서 HBM5에 대한 개발 방향을 공개했다.

HBM5는 현 주력 세대인 HBM3E(5세대)보다 3세대 가량 앞선 8세대 HBM이다. 16~20단 사이로 D램 층을 쌓아 대역폭을 크게 확장한 것이 특징으로, AI 가속기의 핵심 설계자산(IP) 블록을 결합하는 등 데이터 이동속도와 효율성을 극대화했다.

삼성전자는 올해 말 본격 양산될 HBM4의 코어 다이를 1c 기반 D램, 베이스 다이를 4나노 공정 기반으로 설계하면서 경쟁력을 높이고 있다. HBM5부터는 2나노 공정 기반 베이스 다이와 선단 D램 코어 다이 등이 적용될 것으로 전망된다.

송재혁 CTO는 HBM5에 적용될 기술 중 대표적인 것으로 히트패스블록(HPB)을 꼽았다. D램이 층층이 쌓인 코어다이 측면에 굴뚝과 같은 블록을 배치해 데이터 이동 과정에서 가속기와 연결된 물리계층에서 발생하는 열을 제어하겠다는 취지다.

송 CTO는 "베이스 다이의 특정 영역에 굉장히 높은 열이 모이고 이것이 고객 시스템에 부담이 되기 때문에 HPB를 준비하고 있다"며 "일단 실리콘 기반이 저희가 쓸 수 있는 소재 중에서 열전도도가 좋기 때문에 실리콘 기반을 생각하고 있다"고 밝혔다.

또 2나노로 첨단화되는 베이스 다이를 고려해 고객사의 D2D 인터커넥트 IP 블록을 넣는 커스텀 솔루션도 고려 중이다. 송 CTO는 "고객의 GPU가 갖고 있는 특정 IP를 베이스 다이로 가져와서, 가장 문제가 되는 메모리 장벽이라는 대역폭을 향상시키는 것을 준비하고 있다"며 "이를 HPB와 함께 인터페이스 위치 및 전체 커버리지를 최적화하는 데 집중하고 있다"고 강조했다.

삼성전자는 이미 HBM4E 기반으로 관련 기술 검증을 진행 중이다. 송 CTO는 "실제로 저희는 HBM4E 기반으로 샘플을 준비해서 실제 테스트를 이미 하고 있다"며 "HBM5를 타깃으로 하면서 이런 기술까지도 준비하고 있는 것"이라고 덧붙였다.

하이브리드 구리 본딩도 차세대 HBM의 주요 기술로 제시됐다. 송 CTO는 "하이브리드 구리 본딩은 본딩 자체에 간극(Gap)이 전혀 없고 구리로 바로 연결된다"며 "연결되는 패드 피치를 굉장히 줄일 수 있고 단위 면적당 개수가 많아져 대역폭이나 메모리 월이 좋아지는 것"이라고 설명했다.

그는 "저항도 감소되고 구리가 붙었기 때문에 열도 떨어뜨릴 수 있는 기술"이라며 "기존 기술이 약간 패키지 쪽 기술이었다면 하이브리드 구리 본딩은 삼성의 강점인 실리콘 프로세스 기술"이라고 강조했다.

다만 HBM5의 구체적인 양산 시점은 밝히지 않았다. 송 CTO는 "HBM4와 HBM5의 정확한 출시 시점을 말씀드릴 수는 없다"면서도 "고객의 필요성과 엔드 시장의 필요성에 따라 탄력적으로 운영할 수 있다"고 말했다.

이어 "샘플을 했다는 것은 거의 도달했다는 이야기"라며 "비즈니스와 고객 니즈에 맞춰 기술을 준비하고 대응하겠다"고 말했다.

적층 수와 "HBM4, HBM4E, HBM5로 해서 대략적으로 12단, 16단, 20단 순서로 올리는 것을 생각하고 있다"며 "고객에 필요한 용량에 맞춰 대응하는 것"이라고 밝혔다.

그러면서 "12단, 16단, 20단 기술이 나오기 위해서는 내부적으로 그보다 더 높은 스텝을 연구하고 개발해야 한다"며 "그래야 양산에서 안정된 수율이나 성능, 품질을 제공할 수 있다"고 말했다.

삼성전자는 이번 HBM5 공개를 통해 차세대 AI 메모리 경쟁의 방향이 단순 적층 수 확대에 그치지 않는다는 점을 강조했다. 송 CTO는 "AI 기술은 단위 칩이나 패키지 기술 하나로 결정되기보다 메모리, 스토리지, 패키징, 열관리를 전체 시스템에서 최적화하는 것이 중요하다"고 말했다.

이어 "삼성이 메모리와 파운드리, 패키지, 열관리를 할 수 있는 전체 통합 시스템을 하나의 단위 칩이나 패키지 기술이 아닌 전체 시스템에서 최적화할 수 있는 방향으로 보여드리기 위해 전시를 구성했다"고 강조했다.

타이베이(대만)=고성현 기자
naretss@ddaily.co.kr
기자의 전체기사 보기 기자의 전체기사 보기
디지털데일리가 직접 편집한 뉴스 채널