반도체

수레시 머크 부사장 "AI칩 발열·전력밀도 한계, 소재서 먼저 온다…새 조합이 답" [CES 2026]

  • 가
  • 가
라스베이거스(미국)=배태용 기자

"몰리브덴 등 새 소재 채택 늘어"…가스·전구체·공정까지 '통합 최적화' 강조 [반도체레이다]

수레시라자르만(Surésh Rajarman) 머크(EMD) 박막사업부 부사장. [사진=배태용기자]


[라스베이거스(미국)=디지털데일리 배태용기자] "박막은 더 이상 미세화를 '따라가는' 소재가 아니라 3D 반도체 구조를 가능하게 만드는 핵심 기술로 바뀌고 있습니다."

GAA 트랜지스터, HBM 적층, 3D 패키징 확산으로 공정 구조가 빠르게 입체화되는 가운데 머크(Merck) 박막사업부가 '3D 시대의 박막 역할'을 전면에 내세웠다. 고객의 평가 기준도 두께 균일도 같은 전통적 지표를 넘어 고종횡비(High Aspect Ratio) 구조를 얼마나 균일하게 채우고(conformality), 전기적 특성을 안정적으로 유지하며 새로운 구조를 얼마나 빠르게 양산에 올릴 수 있느냐로 이동하고 있다는 설명이다.

7일(현지시간) 미국 라스베이거스 컨벤션센터(LVCC) 머크(EMD) 부스에서 수레시라자르만(Surésh Rajarman) EMD 박막사업부 부사장은 <디지털데일리>와 만나 "과거 평면(2D) 시절에는 박막이 선폭 축소를 따라가며 두께 제어와 균일도 기본적인 유전·금속 특성 개선에 초점이 있었다면 이제는 GAA·3D 낸드·HBM 적층·이종칩 3D 패키징으로 박막이 원통형 채널, 깊은 트렌치, TSV 같은 복잡한 3D 구조를 원자 수준 정밀도로 감싸야 한다"고 말했다.

◆ AI칩 한계는 소재에서 먼저…원소 조합 바꾸고 개발 속도는 AI로

머크는 ALD·CVD 기반 금속/유전체와 스핀온(spin-on) 유전체를 공급하며 트랜지스터·인터커넥트 혁신의 '중심'에서 고객과 공동개발을 진행 중이라고 밝혔다. 특히 소재 데이터를 분석하는 '머티리얼즈 인텔리전스(Materials Intelligence)'를 활용해 복잡한 3D 설계에서 소재·소자 구조·공정 통합 최적화를 함께 추진하는 쪽으로 무게를 옮겼다고 강조했다.

수레시라자르만(Surésh Rajarman) 머크(EMD) 박막사업부 부사장. [사진=배태용기자]


AI 반도체 확산으로 로직·메모리 모두에서 전력 밀도와 열 부하가 커지는 흐름에 대해서는 "한계가 점점 '소재'에서 먼저 드러난다"고 짚었다. 세대가 바뀔수록 물리적 한계가 빨리 나타나는 만큼, 소재 회사 입장에선 '새 조합'과 '통합 접근'이 동시에 필요하다는 주장이다.

수레시는 "주기율표의 원소는 각기 고유한 물성을 부여한다"며 "원소의 다양성을 활용하면 AI 시대 고성능 칩에 맞는 완전히 새로운 소재 조합을 설계할 수 있고 실제로 과거에는 거의 쓰이지 않던 몰리브덴 같은 금속이 공정에 채택되는 사례도 나오고 있다"고 했다.

소재 자체만으로는 부족하다는 점도 분명히 했다. 고전력 AI 디바이스에서는 가스·액체 공급 시스템, 전구체 용기, 공정 조건까지 함께 최적화해야 한다는 설명이다. 머크는 공급·공정까지 포함하는 '통합 솔루션' 역량을 키워 고객의 공정 효율을 더 빠르게 끌어올리고 새 아키텍처에서 생기는 문제를 동시에 풀겠다는 방침이다.

개발 속도전도 언급했다. 수레시는 "새 소재를 설계하고 스크리닝하며 공정 윈도우를 찾고 양산 라인에 적용하는 시간을 줄이기 위해 AI·머신러닝을 개발 프로세스에 적극 도입하고 있다"며 "데이터 기반 '머티리얼즈 인텔리전스'와 ML 모델을 결합해 개발 사이클을 크게 단축하고 있다"고 밝혔다.

◆ OLED도 '박막'이 수율·수명 좌우…반도체 기술을 디스플레이로


수레시라자르만(Surésh Rajarman) 머크(EMD) 박막사업부 부사장. [사진=배태용기자]


디스플레이 분야에서도 박막의 존재감이 커지고 있다고 봤다. 고해상도·고휘도·저전력 요구가 동시에 커지는 OLED 등 차세대 디스플레이에선 박막이 인터페이스, 배리어(barrier), 구동 백플레인(backplane) 성능을 좌우해 두께 균일도·결함 관리·소재 순도가 곧바로 수율과 패널 수명으로 연결된다는 설명이다.

특히 반도체에서 축적한 박막 기술이 디스플레이로 '이식'될 수 있다는 점을 강조했다. 반도체 공정의 엄격한 공정 윈도우 관리, 고급 계측, ALD·CVD·스핀온 층의 데이터 기반 최적화 방식이 대형 기판 디스플레이 라인에서도 변동성을 줄이고 공정 안정성을 높일 수 있다는 논리다.

수레시는 "맞춤형 유전체·도전막은 TFT 구동 특성을 개선해 고해상도·고휘도를 낮은 전력으로 구현하는 데 기여하고 고성능 배리어·봉지(encapsulation) 박막은 수분·산소 유입을 최소화해 OLED 수명을 늘리면서도 얇고 유연한 폼팩터 요구를 함께 만족해야 한다"고 했다.

그는 "반도체와 디스플레이 사이에는 분명한 기술 시너지가 있다"며 "반도체에서 발전시킨 ALD·CVD 화학, 복잡한 구조에서의 원자 단위 콘포멀리티, 세정·평탄화를 통합한 공정 노하우는 차세대 디스플레이 양산 리스크를 줄이고 개발 속도를 앞당기는 데 도움을 줄 수 있다"고 덧붙였다.

CES 2026 특별취재팀 = 라스베이거스(미국) 김문기 부장·배태용·옥송이 기자·취재지원 최민지 팀장·고성현 기자

라스베이거스(미국)=배태용 기자
tybae@ddaily.co.kr
기자의 전체기사 보기 기자의 전체기사 보기
디지털데일리가 직접 편집한 뉴스 채널