디지털데일리 소부장반차장 독자 여러분, 이번 주도 반차장이 반도체 업계의 중요한 이슈를 전해드립니다. <반차장보고서>에서는 이번 주에 놓쳐서는 안 되는 주요 뉴스들을 간결하게 풀어드리고 있습니다. 놓친 반도체 이슈를 확인해 보시죠. <편집자주>

TSMC. / [사진 = 배태용 기자]

이번 주 글로벌 반도체 업계에서는 TSMC가 2나노 공장을 기존 7곳에서 10곳으로 확대하는 초대형 계획을 내놓으며 가장 큰 주목을 받았습니다. AI 칩 수요가 급증하면서 기존 2나노·3나노 생산능력이 사실상 '풀북(full-book)' 상태에 도달했고 고객사 주문을 소화하기 위한 추가 증설이 불가피해졌다는 판단입니다.

◆ TSMC, 2나노 10개 팹 체제…AI 선단공정 '확장 모드' 전환

TSMC는 대만 남부과학단지 일대에 신규 팹 3곳을 세우는 방안을 정부와 논의한 것으로 알려졌습니다. 투자 규모는 약 9000억 대만달러(42조원)로 추산되며 2030년대 초반까지 AI·HPC(고성능컴퓨팅) 공정의 메인 축을 2나노로 전환하겠다는 구상입니다.

AI 서버향 GPU·CPU 수요는 TSMC의 설비투자 방향을 사실상 결정짓는 요소로 자리 잡고 있습니다. 올해 CAPEX 400억~420억달러 규모 중 약 70%가 2나노·3나노 등 첨단 공정에 집중됩니다. 여기에 미국·일본·독일로 이어지는 해외 팹 투자에 대한 대만 내부 우려까지 더해지면서, 최첨단 생산기지를 자국에 묶어두려는 정치적 고려도 작용한 것으로 보입니다.

문제는 공급과 가격입니다. 3나노 라인은 2027년까지 주요 고객 물량으로 이미 꽉 차 있으며 2나노 역시 애플이 초기 물량 대부분을 선점한 상태로 전해지고 있습니다. 여기에 TSMC는 3나노 대비 최소 50% 이상 높은 2나노 단가를 예고하며 수익성 방어에 들어갔습니다. 이 과정에서 일부 팹리스들이 'TSMC 단독 의존은 위험하다'는 판단을 내리고 삼성전자 등으로 시선을 넓히기 시작했다는 분석도 나옵니다.

◆ 삼성 2나노 수율 개선…테슬라·엑시노스가 '실제 시험대'

삼성전자는 최근 2나노 수율이 55~60% 수준까지 진입한 것으로 파악됩니다. 상업적 경쟁력을 확보하려면 70% 이상이 요구되지만 초기 양산 가능성을 논의할 수 있는 수준에 들어섰다는 점에서 의미 있는 변화라는 평가입니다.

수율 개선의 실제 시험대는 테슬라와 삼성전자 자체 모바일 AP인 엑시노스입니다. 테슬라는 삼성과 장기 공급계약을 체결하고 차세대 AI5·AI6 칩 생산을 의뢰한 상태입니다. 업계에서는 AI6가 2나노 공정 적용을 염두에 둔 제품으로 보고 있습니다. 삼성은 미국 테일러 신규 라인에서 2나노 기반 고객 대응을 본격화할 계획입니다.

삼성전자 서초 사옥. [사진=삼성전자]

또한 엑시노스 2600 역시 2나노 기반으로 설계돼 내년 갤럭시 S26에 탑재가 검토되고 있습니다. 외부 빅테크뿐 아니라 내부 플래그십 AP까지 2나노로 전환해 공정 완성도를 끌어올리겠다는 전략입니다.

TSMC와의 격차는 아직 큽니다. 주요 AI 고객 대부분이 2나노 초기 물량을 TSMC에 우선 배정했고 'AI 빅4(엔비디아·구글·아마존·메타)' 역시 TSMC 중심 구도를 유지하고 있기 때문입니다. 다만 TSMC의 선단 공정이 장기간 풀가동 상태에 들어가면서, 추가 물량을 어디에 맡길 것인가가 현실적인 변수가 되고 있습니다. 삼성의 수율·가격·설계 지원 역량이 중요한 판단 요소로 부상하는 이유입니다.

◆ 삼성 HBM TF, '메모리 본대'로 편입…본격적인 통합 전략 시동

이러한 가운데 삼성전자는 이번주 HBM 전담 TF를 해체하고 메모리사업부 D램개발실 산하 설계조직으로 편입을 결정했습니다. 이는 단기 추격 국면이 어느 정도 정리됐다는 신호로 풀이됩니다. 지난해 HBM3E 인증, 제품 구조 재정비, 고객 맞춤형 대응 등 '긴급 대응'이 필요한 업무는 대부분 윤곽이 드러난 상황입니다.

이제 삼성의 전략 중심은 HBM을 D램의 장기 로드맵 안으로 통합하는 방향으로 이동하고 있습니다. HBM4·HBM4E 등 차세대 제품뿐 아니라 베이스다이, TSV, 패키징, 커스텀 설계까지 하나의 구조 안에서 움직여야 하는 시점이기 때문입니다.

특히 AI 시장에서는 고객사마다 서로 다른 HBM 구조를 요구하는 만큼 HBM을 메모리 사업 핵심축으로 완전 흡수해 공정·설계·패키지가 동시에 조율되는 체계를 만들 필요성이 커지고 있습니다.

또한 평택 P5에서 논의 중인 'AI 메가 팹' 구상과도 맞물린 움직임입니다. P5에는 HBM4·HBM5 라인과 3나노·2나노 파운드리, 하이브리드 본딩 패키징 등이 집약될 예정이어서 HBM 설계조직은 파운드리·패키징과 연결되는 '설계 허브' 역할을 맡게 됩니다.

AI 칩 수요가 폭발하는 가운데 이번 주는 양사의 전략 차이가 한층 더 선명해진 한 주였습니다. TSMC는 공급 규모 확대로 대응하고 있고 삼성은 기술 완성도 회복과 통합 전략으로 중심축을 옮기고 있습니다.

'누가 더 많이 만들 수 있느냐'와 '누가 더 완성도 있게 만들 수 있느냐'라는 두 방향의 전략이 본격적으로 충돌하는 국면입니다. AI·HBM·2나노 경쟁의 흐름은 앞으로 2~3년간 양사의 캐파, 수율, 설계 역량, 인프라 확보 속도에 따라 다시 변곡점을 맞게 될 전망입니다.